Este pacote consiste em duas coisas:
Vetor de endereço: ID de canal/pseudocanal, ID da camada de destino (C0-C16), grupo de bancos, banco, linha e endereços de coluna. A Samsung está posicionada como um “balcão único” como o maior fabricante de DRAM do mundo e opera uma divisão de memória, fundição lógica e divisão de embalagens avançadas, bem adequada para co-design. Durante a montagem, matrizes DRAM individuais são cortadas em cubos de seu wafer, examinadas em busca de defeitos e, em seguida, escolhidas e colocadas uma por uma em um wafer de matriz base. O tempo de voo, a incompatibilidade térmica e a variação do processo de matriz a matriz na pilha DRAM causam naturalmente variações nos tempos de leitura/gravação, especialmente à medida que as alturas da pilha aumentam. Aqui, dois comandos consecutivos (RD_SID0 e RD_SID1) são emitidos para duas camadas DRAM diferentes para dados (DQ) viajando ao longo de dois TSVs.
Fonte: https://www.siliconcodesign.com/p/the-system-architecture-of-hbm-how
