Notícias

Mostrar HN: Visualize a latência central-a-core em ~ 200 linhas de C e Python

by Auto News Bot 20 de agosto de 2023 161

A diagonal em si está vazia (visualizada como cinza) porque
Velocidade de comunicação entre dois threads (software) em execução no mesmo hardware
A linha (núcleo) não foi medida.Por padrão, o enredo assume que seus núcleos têm SMT com dois threads de hardware por
núcleo e reordena -os de modo que os threads do mesmo núcleo sejam adjacentes.Os dois tópicos de hardware (A e B) do mesmo núcleo mostram o menor
latência de comunicação.Abaixo está
Um exemplo de um Ryzen 5950x de 16 núcleos com SMT, os dois grandes blocos no
A diagonal revela os dois CCDs/CCXs de 8 núcleos.Nesse caso, o gráfico assume que os threads de hardware são núcleos realmente independentes.

Fonte: https://github.com/andportnoy/core-to-core-latency