Como eu notei, quase parece que o VHDL e o Verilog estão se tornando idiomas intermediários à medida que projetos como cinzel, Migen, Amaranth e Spinalhdl tomam forma.Ao se concentrar no paralelismo em vez de na execução fora de ordem, o design pode pular a previsão de ramificação, a renomeação de registros e problemas semelhantes.Pessoalmente, nunca vi nenhum benefício em usar um IDE e escrevo meu próprio makefile para quase tudo, para que não seja óbvio pelo seu comentário.Ok, então você não gostou dos chips ESP até que houvesse um IDE para eles, mas você aprendeu 6502 no assembler com código manual.Porque, a partir de agora, não é um chip de verdade você pode segurar e quantas mudanças haverá antes que seja?
